Вводятся нововведения, стабильная работа начнется со следующего понедельника...
Загрузка...
Произошла ошибка!
Обратите внимание на мои проблемы

Ну что, я опять бездарно проебал этот день ничего не сделав. Мог сделать что-то, но просидел и ровно ничего не сделал. А как вы проебали этот день?

3202116 | -1 | 17 Октября 2014 @ 19:06 | №3202116 Добавить комментарий
17 Октября 2014 @ 19:08, №3202117 3202117

Я успешно скомпилировал свой первый модульный проект на Verilog.

17 Октября 2014 @ 19:08, №3202118 3202118

>>3202117
Зачем?

17 Октября 2014 @ 19:09, №3202119 3202119

>>3202118
прост)

17 Октября 2014 @ 19:09, №3202120 3202120

Ясно.

17 Октября 2014 @ 19:10, №3202121 3202121

Где картинка, хуепудель?

17 Октября 2014 @ 19:11, №3202123 3202123

Verilog содержит два базовых типа данных: wire и reg. Оба эти типа могут принимать 4 возможныe значения при симуляции Verilog программы:

0
1
Х — «неизвестное значение». Это значение испoльзуется только для симуляции, в реальной аппаратуре будет 0 или 1.
Z — «состояние высокого сопротивления», т.е. отсутствие сигнала.

17 Октября 2014 @ 19:12, №3202124 3202124

>>3202123
Ты еще форсить его начни.

17 Октября 2014 @ 19:12, №3202125 3202125

>>3202124
Это какая-то узкоспециализ­ированная хуйня.

17 Октября 2014 @ 19:14, №3202128 3202128

Что-то твой чатик не взлетает, хуечмо. Наверное, потому что все колчаньки пошли бухать.

17 Октября 2014 @ 20:04, №3202178 3202178

>>3202124
Форсить симуляции уна~

Читают: 1 | Отвечают: 0 Всего: 16 просмотров
Комментировать: Правила разметки

(← + Сtrl) вернуться назадк новым сообщениям (Сtrl + →)

Кликните мышкой, чтобы скрыть просматриваемое изображение.